數(shù)字電子技術(shù)基礎(chǔ)教程

　　數(shù)字電子技術(shù)基礎(chǔ)教程是什么？相信很多人都想知道吧？以下是小編為您整理的數(shù)字電子技術(shù)基礎(chǔ)教程相關(guān)資料，歡迎閱讀！

　　數(shù)字電子技術(shù)基礎(chǔ)教程

　　第一章數(shù)制和碼制

　　1、變化規(guī)律在時(shí)間上和數(shù)量上都是離散是信號(hào)稱為數(shù)字信號(hào)。

　　2、變化規(guī)律在時(shí)間或數(shù)值上是連續(xù)的信號(hào)稱為模擬信號(hào)。

　　3、不同數(shù)制間的轉(zhuǎn)換。

　　4、 反碼、補(bǔ)碼的運(yùn)算。

　　5、 8421碼中每一位的權(quán)是固定不變的，它屬于恒權(quán)代碼。

　　6、 格雷碼的最大優(yōu)點(diǎn)就在于它相鄰兩個(gè)代碼之間只有一位發(fā)生變化。

　　基礎(chǔ)知識(shí) 數(shù)制轉(zhuǎn)換

　　1. (30.25)10=( 11110.01)2=( 1E.4)16

　　2. (3AB6)16=( 0011101010110110)2=(35266)8

　　3. (136.27)10=( 10001000.0100)2=( 88.4)16

　　4. (432.B7)16=( 010000110010. 10110111)2=(2062. 556)8

　　5.（100001000）BCD=（108）D=（6C）H=（01101100）B

　　6. 二進(jìn)制（1110.101）2轉(zhuǎn)換為十進(jìn)制數(shù)為14.625。

　　7.十六進(jìn)制數(shù)（BE.6）16轉(zhuǎn)換為二進(jìn)制數(shù)為

　　(10111110.011)2。

　　原碼、反碼與補(bǔ)碼 在二進(jìn)制數(shù)的前面增加一位符號(hào)位。符號(hào)位為0表示正數(shù)；符號(hào)位為1表示負(fù)數(shù)。正數(shù)的反碼、補(bǔ)碼與原碼相同，負(fù)數(shù)的反碼即為它的正數(shù)原碼連同符號(hào)位按位取反。負(fù)數(shù)的補(bǔ)碼即為它的反碼在最低位加1形成。補(bǔ)碼再補(bǔ)是原碼。

　　1. 如(111011)2為有符號(hào)數(shù)，則符號(hào)位為 1 ，該數(shù)為負(fù)數(shù)，反碼為100100，補(bǔ)碼為100101。 如(001010)2 為有符號(hào)數(shù)，則符號(hào)位為0 ，該數(shù)為正數(shù)，反碼

　　001010，補(bǔ)碼001010。

　　第二章邏輯代數(shù)基礎(chǔ)

　　1、 邏輯代數(shù)的基本運(yùn)算有與、或、非三種。

　　2、 只有決定事物結(jié)果的全部條件同時(shí)具備時(shí)，結(jié)果才發(fā)生。這種因果關(guān)系稱 為邏輯與，或稱邏輯相乘。

　　3、 在決定事物結(jié)果的諸條件中只要有任何一個(gè)滿足，結(jié)果就會(huì)發(fā)生。這種因 果關(guān)系稱為邏輯或，也稱邏輯相加。

　　4、 只要條件具備了，結(jié)果便不會(huì)發(fā)生；而條件不具備時(shí)，結(jié)果一定發(fā)生。這 種因果關(guān)系稱為邏輯非，也稱邏輯求反。

　　5、 邏輯代數(shù)的基本運(yùn)算有重疊律、互補(bǔ)律、結(jié)合律、分配律、反演律、還原 律等。舉例說(shuō)明。

　　6、 對(duì)偶表達(dá)式的書(shū)寫(xiě)。

　　7、 邏輯該函數(shù)的表示方法有：真值表、邏輯函數(shù)式、邏輯圖、波形圖、卡諾 圖、硬件描述語(yǔ)言等。

　　8、 在n變量邏輯函數(shù)中，若m為包含n個(gè)因子的乘積項(xiàng)，而且這n個(gè)變量均 以原變量或反變量的形式在m中出現(xiàn)一次，則稱m為該組變量的最小項(xiàng)。

　　9、 n變量的最小項(xiàng)應(yīng)有2n 個(gè)。

　　10、 最小項(xiàng)的重要性質(zhì)有：①在輸入變量的任何取值下必有一個(gè)最小項(xiàng)，而且 僅有一個(gè)最小項(xiàng)的值為1；②全體最小項(xiàng)之和為1；③任意兩個(gè)最小項(xiàng)的乘積為0；④具有相鄰性的兩個(gè)最小項(xiàng)之和可以合并成一項(xiàng)并消去一對(duì)因子。

　　11、 若兩個(gè)最小項(xiàng)只有一個(gè)因子不同，則稱這兩個(gè)最小項(xiàng)具有相鄰性。

　　12、 邏輯函數(shù)形式之間的變換。（與或式—與非式—或非式--與或非式等）

　　13、 化簡(jiǎn)邏輯函數(shù)常用的方法有：公式化簡(jiǎn)法、卡諾圖化簡(jiǎn)法、Q-M法等。

　　14、 公式化簡(jiǎn)法經(jīng)常使用的方法有：并項(xiàng)法、吸收法、消項(xiàng)法、消因子法、配 項(xiàng)法等。

　　15、 卡諾圖化簡(jiǎn)法的步驟有：①將函數(shù)化為最小項(xiàng)之和的形式；②畫(huà)出表示該 邏輯函數(shù)的卡諾圖；③找出可以合并的最小項(xiàng)；④選取化簡(jiǎn)后的乘積項(xiàng)。

　　16、 卡諾圖法化簡(jiǎn)邏輯函數(shù)選取化簡(jiǎn)后的乘積項(xiàng)的選取原則是：①乘積項(xiàng)應(yīng)包 含函數(shù)式中所有的最小項(xiàng)；②所用的乘積項(xiàng)數(shù)目最少；③每個(gè)乘積項(xiàng)包含的因子最少。

　　第三章門電路

　　1、 用以實(shí)現(xiàn)基本邏輯運(yùn)算和復(fù)合邏輯運(yùn)算的單元電路稱為門電路。

　　2、 CMOS電路在使用時(shí)應(yīng)注意以下幾點(diǎn)：①輸入電路要采用靜電防護(hù)；②輸 入電路要采取過(guò)流保護(hù)；③電路鎖定效應(yīng)的防護(hù)。

　　3、 COMS電路的靜電防護(hù)應(yīng)注意以下幾點(diǎn)：①采用金屬屏蔽層包裝；②無(wú)靜

　　電操作；③不用的輸入端不能懸空。

　　4、 CMOS電路的輸入電路過(guò)流保護(hù)措施有：①信號(hào)源內(nèi)阻太低時(shí)，在輸入端 與信號(hào)源之間串接保護(hù)電阻；②輸入端接有大電容時(shí)，在輸入端與電容之間接入保護(hù)電阻；③輸入端接長(zhǎng)線時(shí)，在門電路的輸入端接入保護(hù)電阻。

　　5、 目前，應(yīng)用最廣泛的集成門電路有CMOS和TTL兩大類。

　　6、 集成門電路的外特性包含兩個(gè)內(nèi)容：①邏輯功能，即輸入輸出之間的邏輯 關(guān)系；②外部的電氣特性，包括電壓傳輸特性、輸入特性、輸出特性和動(dòng)態(tài)特性等。

　　第四章組合邏輯電路

　　1、 根據(jù)邏輯功能的不同特點(diǎn)，可以將數(shù)字電路分成兩大類，一類稱為組合邏 輯電路，另一類稱為時(shí)序邏輯電路。 2、 組合邏輯電路在邏輯功能上的共同特點(diǎn)是：任意時(shí)刻的輸出僅僅取決于該 時(shí)刻的輸入，與電路原來(lái)的狀態(tài)無(wú)關(guān)。 3、 組合邏輯電路在電路結(jié)構(gòu)上的特點(diǎn)是：只包含門電路，而沒(méi)有存儲(chǔ)（記憶） 單元。 4、 組合邏輯電路的分析步驟為：①根據(jù)邏輯圖，逐級(jí)寫(xiě)出輸入輸入關(guān)系的邏 輯函數(shù)表達(dá)式；②利用公式法或卡諾圖法化簡(jiǎn)邏輯函數(shù)；③將邏輯函數(shù)式轉(zhuǎn)換為真值表的形式；④判明邏輯電路的邏輯功能。 5、 設(shè)計(jì)組合邏輯電路，就是根據(jù)給定的實(shí)際邏輯問(wèn)題，求出實(shí)現(xiàn)這一邏輯功 能的最簡(jiǎn)邏輯電路。所謂最簡(jiǎn)就是指：電路所用的器件數(shù)最少、器件的種類最少、而且器件間的連線也最少。 6、 組合邏輯電路的設(shè)計(jì)步驟為：①進(jìn)行邏輯抽象，列真值表；②將真值表轉(zhuǎn) 換為邏輯函數(shù)表達(dá)式，并加以化簡(jiǎn)；③選定器件類型；④將邏輯函數(shù)變換為適當(dāng)?shù)男问�；⑤�?huà)邏輯電路圖；⑥工藝設(shè)計(jì)。 7、 常用的組合邏輯電路包括編碼器、譯碼器、數(shù)據(jù)選擇器、數(shù)值比較器、加 法器、函數(shù)發(fā)生器、奇偶校驗(yàn)器、奇偶發(fā)生器等 8、 門電路的兩個(gè)輸入信號(hào)同時(shí)向相反的邏輯電平跳變的現(xiàn)象稱為競(jìng)爭(zhēng)。有競(jìng) 爭(zhēng)現(xiàn)象時(shí)不一定都會(huì)產(chǎn)生尖峰脈沖。 9、 由于競(jìng)爭(zhēng)而在電路輸出端可能產(chǎn)生尖峰脈沖的現(xiàn)象就稱為競(jìng)爭(zhēng)-冒險(xiǎn)。 10、 消除競(jìng)爭(zhēng)-冒險(xiǎn)現(xiàn)象的方法有：接入濾波電容、引入選通脈沖、修改邏輯 設(shè)計(jì)。

　　第五章觸發(fā)器

　　1、 能夠存儲(chǔ)1位二值信號(hào)的基本單元電路統(tǒng)稱為觸發(fā)器。

　　2、 觸發(fā)器必須具備以下兩個(gè)基本特點(diǎn)：①具有兩個(gè)能自行保持的穩(wěn)定狀態(tài)； ②在觸發(fā)信號(hào)的操作下，根據(jù)不同的輸入信號(hào)可以置1或0狀態(tài)。

　　3、 由于電路結(jié)構(gòu)形式的不同，觸發(fā)信號(hào)的觸發(fā)方式分為：電平觸發(fā)、脈沖觸 發(fā)、邊沿觸發(fā)三種。

　　4、 根據(jù)觸發(fā)器邏輯功能的不同，觸發(fā)器分為：SR觸發(fā)器、JK觸發(fā)器、D觸 發(fā)器、T觸發(fā)器等。

　　5、 電平觸發(fā)方式的特點(diǎn)是：①只有當(dāng)CLK變?yōu)橛行щ娖綍r(shí)，觸發(fā)器才能接受 輸入信號(hào)，并按照輸入信號(hào)將觸發(fā)器的輸出置成相應(yīng)的狀態(tài)；②在CLK=1的`全部時(shí)間里，S和R狀態(tài)的變化都可能引起輸出狀態(tài)的改變。

　　6、 脈沖觸發(fā)方式的特點(diǎn)是：①觸發(fā)器的翻轉(zhuǎn)分兩步動(dòng)作。第一步，在CLK=1 期間主觸發(fā)器接收輸入信號(hào)，從觸發(fā)器不動(dòng)；第二步，CLK邊沿到來(lái)時(shí)從

　　觸發(fā)器按照主觸發(fā)器的狀態(tài)翻轉(zhuǎn)；②在CLK=1的全部時(shí)間里輸入信號(hào)都將對(duì)主觸發(fā)器起控制作用。

　　7、 SR觸發(fā)器的特性表為：（00維持、01置0、10置1、11不定）。

　　8、 SR觸發(fā)器的特性方程為：Q*=S+R’Q,SR=0

　　9、 JK觸發(fā)器的特性表為：（00維持、01置0、10置1、11翻轉(zhuǎn)）。

　　10 、JK觸發(fā)器的特性方程為：Q*=JQ’+K’Q。

　　11、 T觸發(fā)器的特性表為：（0維持、1翻轉(zhuǎn)）。

　　12、 T觸發(fā)器的特性方程為：Q*=TQ’+T’Q。

　　13、 D觸發(fā)器的特性表為：（0置0、1置1）。

　　14、 D觸發(fā)器的特性方程為：Q* =D。

　　第六章時(shí)序邏輯電路

　　1、 任一時(shí)刻的輸出信號(hào)不僅取決于當(dāng)時(shí)的輸入信號(hào)，而且還取決于電路原來(lái) 的狀態(tài)。具備這種邏輯功能特點(diǎn)的電路稱為時(shí)序邏輯電路。 2、 時(shí)序電路在電路結(jié)構(gòu)上有兩個(gè)顯著的特點(diǎn)：第一，時(shí)序電路通常包含組合 電路和存儲(chǔ)電路兩個(gè)組成部分，而存儲(chǔ)電路是必不可少的；第二，存儲(chǔ)電路的輸出狀態(tài)必須反饋到組合電路的輸入端，與輸入信號(hào)一起，共同決定組合邏輯電路的輸出。 3、 時(shí)序電路中有分同步時(shí)序電路和異步時(shí)序電路。在同步時(shí)序電路中，所有 觸發(fā)器狀態(tài)的變化都是在同一時(shí)鐘信號(hào)操作下同時(shí)發(fā)生的。而在異步時(shí)序電路中，觸發(fā)器狀態(tài)的變化不是同時(shí)發(fā)生的。 4、 時(shí)序電路的邏輯功能可以用輸出方程、驅(qū)動(dòng)方程和狀態(tài)方程全面描述。 5、 分析同步時(shí)序電路一般按如下步驟進(jìn)行：①?gòu)慕o定的邏輯圖中寫(xiě)出每個(gè)觸 發(fā)器的驅(qū)動(dòng)方程；②將得到的這些驅(qū)動(dòng)方程代入相應(yīng)觸發(fā)器的特性方程，得出每個(gè)觸發(fā)器的狀態(tài)方程，從而得到，由這些狀態(tài)方程組成的整個(gè)時(shí)序電路的狀態(tài)方程組；③根據(jù)邏輯圖寫(xiě)出電路的輸出方程。

　　第七章半導(dǎo)體存儲(chǔ)器

　　半導(dǎo)體存儲(chǔ)器概述 能存儲(chǔ)大量二值信息(或稱為二值的數(shù)據(jù))的半導(dǎo)體器件。

　　ROM的優(yōu)點(diǎn) 電路結(jié)構(gòu)簡(jiǎn)單，在斷電后數(shù)據(jù)不會(huì)丟失。

　　掩模ROM 電路結(jié)構(gòu)主要由存儲(chǔ)矩陣、地址譯碼器兩部分組成。

　　隨機(jī)存儲(chǔ)器RAM優(yōu)點(diǎn) 讀、寫(xiě)方便，使用靈活。但一旦停電后所存儲(chǔ)的數(shù)據(jù)將隨之丟失。

　　存儲(chǔ)器容量的擴(kuò)展 位擴(kuò)展方式 適用于每片RAM,ROM字?jǐn)?shù)夠用而位數(shù)不夠時(shí) 接法：將各片的地址線、讀寫(xiě)線、片選線并聯(lián)即可 例：用八片1024 x 1位→ 1024 x 8位的RAM 字?jǐn)U展方式適用于每片RAM,ROM位數(shù)夠用而字?jǐn)?shù)不夠時(shí)

　　第八章可編程邏輯器件

　　可編程邏輯器件 英文全稱為：programmable logic device 即 PLD。PLD是做為一種通用集成電路產(chǎn)生的，他的邏輯功能按照用戶對(duì)器件編程來(lái)確定。

　　第九章硬件描述語(yǔ)言簡(jiǎn)介

　　硬件描述語(yǔ)言（英文： Hardware Description Language ，簡(jiǎn)稱： HDL ）是電子系統(tǒng)硬件行為描述、結(jié)構(gòu)描述、數(shù)據(jù)流描述的語(yǔ)言。利用這種語(yǔ)言，數(shù)字電路系統(tǒng)的設(shè)計(jì)可以從頂層到底層（從抽象到具體）逐層描述自己的設(shè)計(jì)思想，用一系列分層次的模塊來(lái)表示極其復(fù)雜的數(shù)字系統(tǒng)。然后，利用電子設(shè)計(jì)自動(dòng)化（ EDA ）工具，逐層進(jìn)行仿真驗(yàn)證，再把其中需要變?yōu)閷?shí)際電路的模塊組合，經(jīng)過(guò)自動(dòng)綜合工具轉(zhuǎn)換到門級(jí)電路網(wǎng)表。接下去，再用專用集成電路 ASIC 或現(xiàn)場(chǎng)可編程門陣列 FPGA 自動(dòng)布局布線工具，把網(wǎng)表轉(zhuǎn)換為要實(shí)現(xiàn)的具體電路布線結(jié)構(gòu)。

　　第十章脈沖波形的產(chǎn)生和整形

　　描述矩形脈沖特性的主要參數(shù) ①脈沖周期T ②脈沖幅度Vm ③脈沖寬度tw ④上升時(shí)間tf ⑤下降時(shí)間tf ⑥占空比q

　　施密特觸發(fā)器的應(yīng)用 ①用于波形變換 ②用于鑒幅 ③用于脈沖整形

　　第十一章數(shù)-模和模-數(shù)轉(zhuǎn)換

　　模擬信號(hào)轉(zhuǎn)換成數(shù)字信號(hào)，要經(jīng)過(guò)哪幾個(gè)過(guò)程（取樣、保持、量化、編碼）